作为未来摩尔定律持续发展的路径之一，探索新材料的单芯片异质集成，是目前国际微电子领域研究的热点，也是我国集成电路技术进入3-5nm节点后实现差异化发展路线的重要发展方向。同时随着Si CMOS缩小到纳米量级以及高密度的集成，增强的短沟效应(SCE)及栅极漏电使器件通断比下降、开关热耗增加，导致大的漏电、过多的功耗、以及退化的器件可靠性。因此，本人研究工作采用可实现异质集成的高迁移率半导体和二维硫系化合物作为沟道材料，基于高-k介电材料与铁电薄膜材料的设计与优化，利用实现陡峭亚阈值摆幅的负电容效应，设计制备新型低功耗负电容场效应晶体管（NCFET），在提高驱动电流和开关速度的同时，降低工作电压和亚阈值摆幅（SS），为发展我国3~5 nm超低功耗高速CMOS集成电路提供发展路径以及理论与技术支持。

Ⅲ-Ⅴ族半导体和Ge具有比Si高得多的电子与空穴迁移率，是制备超高速、超低功耗晶体管器件的理想沟道材料。采用基于智能剥离与转移制备晶圆级硅基绝缘层上单晶薄膜（X-on-insulator, XOI）的异质集成技术，将GaAs或Ge与硅基衬底进行异质集成，提供了GaAs(Ge)-OI/Si衬底。

  为了实现基于XOI衬底的新型异质集成高迁移率沟道NCFET，首先需解决高k栅介质与Ge或GaAs的界面质量差而引起的费米钉扎问题，即如何将热稳定的高k栅介质等比缩小到纳米量级而保持低的栅极漏电，同时获得低的界面态密度，提高高-k栅介质/高迁移率沟道界面质量。本人通过界面工程，采用表面处理与界面钝化层技术，实现高质量的GaAs(Ge) /高k栅介质界面，解决费米钉扎问题，包括对表面进行N和F等离子体处理、超薄钝化层的生长以及高-k叠栅介质制备工艺的最佳化等，这是抑制Ge、As、Ga自然氧化物生长，降低界面态密度，提高载流子迁移率，增加通/断电流比，减小等效氧化物厚度(EOT)的关键环节。